(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(11) 59-74677 (A)

(43) 27.4.1984 (19) JP


(22) 22.10.1982


(21) Appl. No. 57-184493


(71) RICOH K.K. (72) SATOSHI JINNO(2) (51) Int. Cl3. H01L29/78,G11C11/40,H01L27/10


PURPOSE: To avoid the damage of a substrate in a non-memory region by a method wherein a device region in the non-memory region is so constituted as to be etched in the state of being covered double with insulation layers.

CONSTITUTION: Poly Si layers 26 are formed on a substrate 21 wherein field oxide films 22a-22d and insulation layers 25a-25c are formed on the surface. In the device 23a to form a memory transistor, a poly Si layer part 26a is formed by selectively etching and removing the layer 26. Next, the second insulation layers 30a, 30b are formed by oxidizing the entire surface. Then, in the non-memory region, apertures 32a-32c are formed by selectively etching the layer 30b, and thus the layer 26 is exposed. Poly Si layers 33 doped with an impurity are formed over the entire surface. The poly Si layer parts 33a-33d are formed by selectively etching and removing the layer 33. The layer 30 and the layer 26 are etched and removed with the remnant photo resist parts 34a~ 34d and parts 33a ~ 33d existent thereunder as a mask.









(9) 日本国特許庁 (JP)

①特許出願公開

⑫公開特許公報(A)

昭59-74677

①Int. Cl.³H 01 L 29/78

識別記号

庁内整理番号 7514-5F 砂公開 昭和59年(1984)4月27日

G 11 C 11/40 H 01 L 27/10

1 0 1 6549—5 B 6655—5 F

発明の数 2 審査請求 未請求

(全 11 頁)

匈半導体装置及びその製造方法

②特

願 昭57-184493

@出

願 昭57(1982)10月22日

⑩発 明 者 神埜聡

東京都大田区中馬込1丁目3番 6号株式会社リコー内

70杂 明 者 野村幸司

東京都大田区中馬込1丁目3番

6号株式会社リコー内

⑩発 明 者 京増幹雄

東京都大田区中馬込1丁目3番 6号株式会社リコー内

の出 願 人 株式会社リコー

東京都大田区中馬込1丁目3番

6号

個代 理 人 弁理士 小橋正明

明和智

1. 発明の名称

į

半導体装置及びその製造方法

2. 特許請求の範囲

1. 半導体基板の表面に形成した一対の拡散 領域と前記半導体基板上で前記一対の拡散領域間 に延在させて第1絶縁層を介して形成した第1分 ート電板と前記第1ゲート電板上に形成した第2 絶縁層上に前記第1ゲート電極と電気的に分離さ せて形成した第2ゲート電板とで構成した第1ト ランジスタと、一方前記半導体基板に形成された **絶報分離領域によって前記第1トランジスタと横** 方向に分離された位置で前記半導体表面に形成し た別の一対の拡散領域と前記半導体基板上で前記 別の一対の拡散領域間に延在させて第3絶縁層を 介して形成した第3ゲート電極と前記第3ゲート、 電極上に形成した第4略緑暦上に形成した第4ゲ ート電極と前記第4絶緑層を貫通し前記第3ゲー ト電板と第4ゲート電板とを電気的に接続させる 貫通電極とで構成した第2トランジスタとを有す

る事を特徴とする半導体装置。

- 2. 上記第1項に於いて、前記第1トランジスタがメモリトランジスタであり、前記第1ゲート電板がフローティングゲート電板であり、前記第2ゲート電板が制御ゲート電板である事を特徴とする半導体装置。
- 3. 上記第1項に於いて、前記第1ゲート電板と前記第3ゲート電板及び前記第2ゲート電板 と前記第4ゲート電板は夫々同一の物質で同一の 工程で形成されたものである事を特徴とする半導 体装置。
- 4. 上記第1項に於いて、前記絶縁分離領域は前記半導体基板を選択酸化して形成したフィールド酸化領域であり、前記貫通導体を前記フィールド酸化領域上方に位置させた事を特徴とする半導体装置。
- 5. 上記第1項に於いて、前記第1及び第2 ゲート電極を夫々ドープしたポリシリコンで形成 した事を特徴とする半導体装置。
 - 6. フローティングゲート型メモリトランジ

スタを有するメモリ領域と絶録ゲート型トランジ スタを有する非メモリ領域とを具備した半導体装 園の製造方法に於いて、

ĺ

- (a) 選択設化処理を施し前記選択設化によって画定されたデバイス領域全面に第1 絶縁層を形成した半導体基板の表面上に所定の不純物をドープした第1ポリシリコン層を付替形成し、
- (b) 前記第1ポリシリコン店をメモリトランジスタを形成すべき前記メモリ領域に於いて所定のパターン形成を行なって選択的に前記第1ポリシリコン周をエッチング除去し、
- (c)全表面を酸化処理して第2絶縁層を形成し、
- (d) 前記非メモリ領域に於いて前記第2絶 緑窟を選択的にエッチング処理して前記第2絶緑 魔に飼口を穿設し前記第1ポリシリコン層を選択 的に露出させ、
- (e) 全衰面上に所定の不純物をドープした 第2ポリシリコン暦を被替形成し、
 - (「)前記第2ポリシリコン蹬をパターン形

セルを使用した半導体メモリが広く使用されている。この様なSAMOS型のメモリに於いては、 FAMOS型のメモリセルと比較して、容込電圧の制御性が良く、又魯込量をモニターできる等の性能上の高い信割性が存在する事が特徴となっている。この様な従来のSAMOS型のメモリの代表的な構造を第1図に示してある。

3. 発明の詳細な説明

本発明は、半導体装配及びその製造方法に関するものであって、更に詳細には、フローティングゲートと制御ゲートとを有するSAMOS型のメモリトランジスタとMOS型の周辺トランジスタとを有する半導体装置及びその製造方法に関するものである。

従来、フローティングゲートの上方に絶縁層を 介して制御ゲートを設けたSAMOS型のメモリ

が形成されており、更にその上にはフローティングゲート 6 a が形成されている。フローティングゲート 6 a は通常ドーブしたポリシリコンで形成される。フローティングゲート 6 a の上には層間酸化膜7が形成されており層間酸化膜7の上には関節ゲート8が形成されている。創御ゲート8は通常ドーブしたポリシリコンで形成される。

ス領域に形成されたデバイス間の相互接続を行な う為に使用される。

第1図に示した構造を有する従来の半導体装置 の製造方法に付いて以下説明する。先ず、半導体 基板1の表面に湿択酸化を施して、フィールド酸 化膜 2 a 。 2 b 、 2 c を形成すると共に、デバイ ス領域3a, 3 b を画定する。第1回には示され ていないが、選択酸化を施した後にゲート酸化を 行ない、デバイス領域3a.3bの基板表面上に は基板1の酸化物から構成される弱い絶縁器が全 面に設けられている。次いで、全表面に第1ポリ シリコン暦を被智形成し、次いで第1ポリシリコ . ン層をパターン形成する。この場合に第1ポリシ リコン豚からフローティングゲート 6a を形成し、 その他の部分の第1ポリシリコン層はエッチング 除去する。次いで終酸化を施してフローティング ゲート 6 a を形成するポリシリコンを部分的に設 化させて虧間酸化膜7を形成する。尚、このとき 同時にメモリトランジスタ以外の周辺トランジス タのゲート酸化膜を形成させる。次いで、全面に

羽 2 ポリシリコン暦を被替形成し、第 2 ポリシリコン暦を被替形成し、第 2 ポリシリコン暦を被替形成して制物ゲート8を形成すると共にデバイス領域3 b に於いてゲート電極6 b 及びフィールド酸化膜2 b 上に配線圏9 を形成する。次いで、暦間酸化膜7のエッチングを行なった後に、フローティングゲートとなる第 1 ポリシリコン暦6 a を制御ゲートとなる第 2 ポリシリコン暦 6 a を制御ゲートとなる第 2 ポリシリコン暦 8 に自己整合させてエッチング 4 m 世 4 る -

及び第3図を参照して説明する。第2a図に示し た如く、基板1がエッチングにより損傷を受ける 場合には、フィールド酸化膜2b と拡散領域4c との境界部分が損傷をうけやすく、隣10が形成 される。次いでPSG膜11を全面に形成した場 合に、フィールド酸化膜2bと拡散領域4cとの 間には滑10が存在しているのでその上に独着形 成されるPSG膜11にも潰12が形成される。 この様な状態でホトレジストを被着形成して所望 の箇所にコンタクト用間口を穿設する為にホトエ ッチングを行なうと、PSG膜11の済12の箇 所に於いてはホトレジストの密着性が悪いので、 エッチング液が中に入り込みPSG膜11がエッ チングされる事となる。このようにして、第2c 図に示した如く、フィールド酸化酸 2 b の先端部 に沿ってPSG膜11に滑13が形成される。次 いでPSG膜.11の上にメタル配稳を形成するエ 程に於いて、海13内にメタルが残存し、第3図 に示した如く、フィールド酸化膜2と拡散領域4 との境界に沿って残存メタル16が形成される事

···となる。第3図から明らかな如く、この様な残存 メタル16は、拡散領域4ヘコンタクト14a を 介して接続されるメタル配線14と他の任意のメ タル配線15とをショートさせる結果となる。特 に、一チップ内に於いて多数のメモリトランジス タが二次元アレイ状に形成されるメモリ領域と異 なり、その周囲に形成されるデコーダ等を構成す る周辺領域に於いては多数のMOSトランジスタ を相互接続して所望の論理回路を形成するもので あるから、必要としない箇所にメタルライン16 が形成される事は配粮間のショートの原因となり 半導体装置製造上の歩留りを低下させる原因とな る。更に、上述した如き従来の半導体装置の製造 方法に於いては、層間酸化膜と周辺トランジスタ のゲート酸化膜とを同時に形成するものであるか ら、この様な酸化膜を熱酸化によって形成する場 合に、メモリトランジスタのフローティングゲー トを形成する既にシリコン基板1トに形成されて いる第1ポリシリコン層6a から不純物が流れだ し、周辺トランジスタ3b のチャンネル郎分がオ

ートドーピングされる事となる。従って、周辺トランジスタのスレッシュホールドのはらつきが増大し、この点からも製品の歩留りが頭打ちとなっている。

本発明は以上の点に盛み成されたものであって、 上述した如き従来技術の欠点を解消した新規な網 成を有する半導体装置及びその製造方法を提供す る事を目的とする。特に、本発明の第1の目的と する所は、相互接続線の抵抗を減少させ、高速動 作を可能とした半導体装置を提供する事である。 本発明の第2の目的とする所は、特に複雑な配線 を必要とする周辺領域に於いて配線の自由度を増 加させた半導体装配を提供する事である。更に本 発明の第3の目的とする所は、メモリ領域以外の 周辺領域に於いて、基板が損傷を受ける事を防止 した半導体装置及びその製造方法を提供するもの である。更に、本発明の第4の目的とする所は、 周辺領域に形成するMOSトランジスタのゲート 酸化膜を形成する風酸化工程に扱いてオートドー ピングが発生する事を防止した半導体装置の製造

方法を提供する事である。

本発明の一特徴によれば、新規な構成を有する 半導体装置を提供するものであって、該半導体装 置が、半導体基板の表面に形成した一対の拡散領 城と前記半導体基板上で前記一対の拡散領域間に 延在させて第1絶縁圏を介して形成した第1ゲー ト電極と前記第1ゲート電板上に形成した第2絶 稼 層上に前記第1ゲート 電極と電気的に分離させ て形成した第2ゲート電板とで構成した第1トラ ンジスタと、一方前記半導体基板に形成された終 **級分離領域によって前記第1トランジスタと模方** 向に分離された位置で前記半導体表面に形成した 別の一対の拡散領域と前記半導体基板上で前記別 の一対の拡散領域間に延在させて第3絶縁層を介 して形成した第3ゲート電極と前記第3ゲート電 極上に形成した第4絶根暦上に形成した第4ゲー ト電極と前記第4絶縁層を貫通し前記第3ゲート 麗極と第4ゲート電極とを電気的に接続させる段 通電板とで構成した第2トランジスタとを有する 事を特徴とするものである。

本発明の別の特徴によれば、フローティングゲー ート型メモリトランジスタを有するメモリ領域と. 絶様ゲート型トランジスタを有する非メモリ領域、 とを具備した半導体装置の製造方法を提供するも のであって、前記方法が、(a)選択酸化処理を 施し前記選択酸化によって画定されたデバイス領 域全面に第1絶縁層を形成した半導体基板の表面 上に所定の不純物をドープした第1ポリシリコン 層を被替形成し、(b)前記第1ポリシリコン層 をメモリトランジスタを形成すべき前記メモリ領・ 域に於いて所定のパターン形成を行なって選択的、 に前記第1ポリシリコン暦をエッチング除去し、 (c) 全表面を酸化処理して第2絶緑暦を形成し、 (d) 前記非メモリ領域に於いて前記第2格縁層 を選択的にエッチング処理して前記第2絶縁層に 聞口を穿設し前記第1ポリシリコン麿を選択的に 露出させ、(e)全表面上に所定の不純物をドー プした第2ポリシリコン層を被替形成し、(f) 前紀第2ポリシリコン層をバターン形成すると共 にパターン形成した第2ポリシリコン領域に自己

を簡して選択の所に放ってフィールド題化のあって、22b、22c、2dを形成してよる。で、22dを形成のではあって、2を形がるのは、23a。のでは、23coのでは、25co

選択段化を施すなによって、デバイス領域23a,23b,23cの各々に於ける基板21の表面には約700人の厚さを有し基板21を熟設化することによって形成された絶縁層25a,25b,25cが各々のデバイス領域全体に渡って存在している。尚、各々のフィールド設化版下方には、チャンネルストッパ29a,29b,29c,2

9 d が形成されている。

以上の如く選択酸化を施した基板21の全面に 煩をポープさせたポリシリコンを付着形成して約. ✓ 1.600人の厚さに第1ポリシリコン酉26を形成 する。次いで、第1ポリシリコン暦26の上にホ トレジスト27を被着形成し、メモリトランジス タを形成すべきデパイス領域23a に於いてのみ 所定のパターニングを行ない、第4図に示した如 く、28a及び28bに於いてのみ第1ポリシリ . コン暦 2 6 をエッチング除去させ所定のパターン に形成した第1ポリシリコン图部分26a を形成 する。メモリ領域以外の周辺トランジスタを启成 するデバイス領域23b及び23c 等に於いては 第1ポリシリコン層部分26bを被替させたまま |獲存させる。||後述する説明から明らかになる如くし、 この様にメモリ領域に於いてのみ第1ポリシリコ ン暦26をパターン形成して第1ポリシリコン層 部分26aを形成するのは、この様な第1ポリシ リコン層部分26a から各デバイス領域23a に 固有的なフローティングゲートを形成する為であ

್ ಕ .

第12図は、第4図に示した樹造の大略平面樹 成を示した平面図であるが、第4図に於けるメモ リデバイス領域23a は第12因のメモリデバイ ス領域23a を90度回転させて示してある客に 住意すべきである。第12図に示した如く、半導 体基板21にはフィールド酸化膜22を形成し点 段で示した如くデバイス領域23a,23b,2 3c が画定されている。これらのデバイス領域に は後述する工程を経る事によって夫々所望のデバ イスを形成する。第12図には、更に、第1ポリ シリコン暦 2 6 をエッチング 徐去した切断部 2 8 a,28b が示されている。この様にメモリトラ ンジスタを形成するメモリデバイス領域23a に 於いてのみエッチング除去した切断邸281.2 8 b を形成すると言う率は、第1ポリシリコン圏 から形成するフローティングゲートの長さ方向を 切断し、各々のデバイス領域に固有のフローティ ングゲートを形成させる為である。即ち、第12 図は便宜的な説明図であるが、通常の半導体メモ

リに於いては、メモリトランタはM行N別面でと次元アレイ上に配列する34年 準体メチチの切った。 関係 あっか から ない ない かっか は かっか が は かっか は は と 5 a 。 2 5 c を 夫々形成 し て ある。

上述した如く、第 1 ポリシリコン 図 2 6 をパターン 形成した 後に、ホトレジスト 2 7 を除去 はで で 第 5 図に示した如く、 約 1.050℃の 3 第 6 世 で 2 を 2 6 b の 表面 2 6 c に よって ホトレジスト 3 1 及び 第 2 絶 程 2 6 c を 2 6 c c を 2 6 c c c c を 2 6 c c c c c を

5

形成し、夫々の箇所に於いて第1ポリシリコン暦 26を露出させる。第5回の構成に対応する平面 図を第13図に示してある。ここで注意すべきな は、第13回に於いては、第5回のデバイス領域 23 a の即分が90度回転した状態を示してあり、 更に第5回に於いては同口32a,32cがデバ イス領域の上方に位置している様に示されている が、第13回に於いてはこれらの聞口はフィール ド酸化膜の上方に位置して設けられていると言う 事である。以下の説明から明らかになる如く、聞 口 3 2 a , 3 2 c 等は実際的にはデバイス領域の 上方ではなくフィールド酸化類の上方に位置すべ く設けられる。第5図には詳細に示していないが、 第2酸化設30を形成する為に熟酸化を行なうと 切断部28a及び28bに於いても億少な厚さの **热酸化膜が付加的に形成される。従って、第5図** には第2酸化膜部分30aと第2酸化膜部分30 b とが分離された様に示されているが、これらは 実際ト連続して形成されている。

次いで、ポトレジスト30を除去した後に、全

れた第2ポリシリコン廏部分33b及び330が 形成されている。これらの第2ポリシリコン層部 分33b及び33~ は夫々のMOSトランジスタ のゲートの1部を椴成する事となる。一方、フィ - ルド酸化膜 2 2 c の上に設けられた間口 3 2 b を介して第1ポリシリコン图26bに電気的に接 続された第2ポリシリコン唇部分33c が形成さ れている。即ち、メモリデバイス領域23a以外 の部分に於いて形成される第1ポリシリコン層2 6 と 第 2 ポリシリコン 暦 3 3 と は 第 2 絶 禄 誤 に 穿 設された閉口32を介して設けられる飼通導体に よって互いに電気的に接続されている。第6図に 示した根成の平面を段略第14図に示してある。 尚、第14図に於いて注意すべき点は、そのデバ イス領域23aは、第4図及び第5図の場合と同 様に、第5回のデバイス領域23aを90度回転 させた状態を示してあるが、制御ゲートを解成す る 第 2 ポリシリコン 層 部 分 3 3 a は 9 0 度 回 伝 さ せずに示してあると言う事である。即ち、第6図 に示してあるメモリデバイス領域23a の第2ポ 面に類をドープしたポリシリコンを約 25.500人の 厚さに付給形成させて第2ポリシリコン暦33を 形成する。尚、第1ポリシリコン暦26の場合も 同様であるが、第2ポリシリコン暦33を形成す る場合に低圧力CVD法を使用し約 630℃の温度 で暦形成させることが可能である。以上の如くし て第2ポリシリコン暦33を形成した後に、その 全面にホトレジスト34を被替形成させ、仕意の. 公知なホトエッチング技術を使用してホトレジス ト暦34及び第2ポリシリコン暦33を選択的に エッチング除去し、第6回に示した如き相成とさ せる。即ち、メモリデバイス領域23a に於いて は、第2酸化膜30aによって第2ポリシリコン 蹬から形成されたフローティングゲート26a か ら電気的に分雄された状態で第2ポリシリコン層 部分33a が形成され、これはメモリトランジス ·タの制御ゲートとして叔能する。一方、MOSト ランジスタを形成すべきデバイス領域23b 及び 23 c の夫々に於いては開口32a及び32c で 夫々第1ポリシリコン層26Ы に電気的に接続さ

次いで、バターン形成され残存するホトレジストが分34a乃至34d及びその下方に存在する第2ポリシリコン層部分33a乃至33dをマスクとして使用し、これらの部分によって被限方にない残存する第2股化限30及びその下方に存在する第1ポリシリコン層26をエッチングに存在することにより、第7図に示した構造が得られる。尚、第7図の
4000の

してあり、第7回と第15回との関係は、第6回 と第14図との関係と同一である。第7図に於い て注魚すべき事は、第2絶緑図30及び第1ポリ シリコン暦26の不要部分をエッチング除去する 工程に放いて、非メモリ領域に於けるデバイス領 域230及び23cのシリコン基板は何等損傷を 受けていないと言う事である。一方、このエッチ ング工程に於いて、切断部28a及び28bは、 厚さの預い第1絶縁暦 2 5 a を部分的に露出して おり、又第1絶級 西25a は第2 絶級 屆30 と略 同一の厚さであるから、第2 粕 穀 間 3 0 と 第 1 ポ リシリコン暦26の不要部分をエッチング除去す る過程に於いて、メモリデバイス領域23aの苺 仮表面に換傷40が形成される。しかしながら、 後述する如く、メモリデバイス領域 2 3 a に形成 されるこの様な損傷40は配締暦間のメタルショ ートを発生させる危険性が無いので何等問題を発 生する事はない。ここで注意すべき事は、メモリ デバイス領域23aに発生している損患40は、 第 1 ポリシリコン層をメモリデバイス領域 2 3 a

以下、那8図乃至第11図に示した如く、公知のCMOSプロセスを適用して半導体装置を完成する。即ち、第8図に示した如く、第7図の保造の全表面にホトレジスト35を被替形成させ、次いでウエル21aのデバイス領域23c上方に第1絶縁暦25cを露出させる。この状態でウエル

21aの得電型とは反対の将電型の不純物(本実 施例ではポロン)をイオン注入させる。次いで、 ホトレジスト35を除去すると共に再度ホトレジ スト36を全面に被教形成し、ウエル21a の上 方にのみホトレジスト36を残存させその他の部 分をエッチング除去して第9図の状態とさせる。 この様な状態に於いて基板21の導電型とは反対 の導電型(本実施例では砒素及び類)をイオン注 入させる。特に、本実施例に於いては、先ず煩を イオン注入し、次いで砒緊をイオン注入させる。 イオン注入後ホトレジスト36をエッチング除去 する。次いで、全面にPSG與38を被替形成さ せ、その上にホトレジスト39を設けて公知のホ トエッチング技術を適用することにより、PSG 殿 38の所望の箇所にコンタクト用間口を形成す る。尚、その際にイオン注入させた各租不純物は 基板 2 1 内へ拡散されて夫々の拡放領域 3 7 a 乃 至37fが形成される。次いで、第11図に示し た如く、ホトレジスト39を除去した後に全面に 例えばアルミ等のメタルを被弩形成し、公知のホ

以上辞訳した如く、本発明によれば、非メモリ 領域に形成されるトランジスタの拡散は ないので 様って メタル配線をした場合にも非メモリ 領域に形成 センジスタ間を相互接続する為のメタル配線を走らせた場合にもメタル配線間にショー

トが形成されることが排除されている。更に、本 発明製造方法によれば、メモリトランジスタの第 2 絶 様 暦 を 形 成 す る 切 合 に メ モ リ ト ラ ン ジ ス タ 以 外のトランジスタの上には第1ポリシリコン超が 被答形成されているので、非メモリ領域に於ける、 即ち周辺領域に於けるトランジスタのスレッシュ ホールドがオートドーピングによりばらつく事が ない。又、イオン注入を行なう場合に、各ゲート を形成するポリシリコンの厚さは比較的厚く且つ その内部には第2絶縁層が存在しているので、高 エネルギ状態でイオン注入を行なったとしてもチ ャンネル領域にイオンが突き抜けて到達すること が防止されており、チャンネル領域の制御性を向 上させている。又、メモリトランジスタ以外の周 辺トランジスタのゲート電極及びフィールド酸化 膜上に形成された埋設配線層はその断面積が従来 のものより大きくなっているので配線圏として使 用した場合の抵抗値が約 0.6乃至 0.8の割合で低 下し、従って高速助作を可能としている。

尚、前述した如く、メモリデバイス領域に於い

ってその1つが選択されて高状態とされる。剣御 ゲート33の上にはPSG膜が全面に延在して設 けられており、PSG膜の上には縦方向に延在し てメタル配線39が設けられている。これらメタ ル配線39はメモリ領域に於いてピット線を形成 しており、記憶内容の魯込み及び説出しの場合の データ線として使用されるものである。ピット線 39はPSG膜を貫通して設けられているコンタ クト41を介して基板表面に拡散形成されたソー ス・ドレイン拡散領域37に接続されている。従 って所定のメモリトランジスタ(メモリセル)へ 留込みを行なう場合には、所望の创御ゲート (ワ ード線)33を高状態とし、且つ所望のメタル配 幕(ピット般)39を高状態とすることにより、 それらの交点に存在するメモリトランジスタ(メ モリセル)のフローティングゲート26人電荷を 住入させることによって記憶の餌込みが行なわれ る。又、第16図に示した如く、同一の制御ゲー ト(ワード段)33の下方に存在する複数個のフ

ローティングゲート26を互いに分割させる為に

てはフローティングゲートを形成する為に切断部 281及び281を設けておりこの為に馬坂裏面 が西分的に損傷を受けその箇所にメクルが残存す る可能性がある。しかしながら、第16図及び第 17図に示した如く、実際のメモリ領域は2次元 的に監然とした配列状態を成しており、非メモリ 領域である周辺トランジスタ領域とは異なり複雑 にメタル配線が走ると言う事が無いので、この様 な基板の損傷によるメタルラインが存在するとし てもそれがメタルショートの原因となることはな い。即ち、第16図及び第17図は実際の半導体 メモリに於けるメモリ領域の構成の1割を例示的 に示したものであって、例えば第16図に於いて は、制御ゲート33が段方向に走っており、制御 ゲート33の下には互いに電気的に分組されると 共に制御ゲート33から第2絶縁題を介して電気 的に分離されているフローティングゲート26が 復数個設けられている。従ってメモリ領域に於い て別切ゲート33はワード線を構成しており、周 辺トランジスタによって構成されるデコーダによ

第1ポリシリコン暦を付着形成した後に切断部2 8をエッチング除去し、従って切断部28に対応 するフィールド酸化酸22と拡散領域37との接 **税線に沿って基板表面が損傷を受け、メタリゼー** ションを行なった後に基板損傷部40に残存メタ ルが形成される可能性がある。しかしながら、前 述した如く、メモリ領域に於いては、メタル配線 39はゲート電便26に対して直交する方向に整 然と配列されるものであって、損傷40に残存メ タルが形成されたとしてもメタル配線間のショー トの原因となることはない。従って、本発明の半 導体製造方法の工程に於いてはメモリ領域に於い て即分的に基板が損傷を受け残存メタルが形成さ れたとしても、これらのメタル残存部はメモリ領 域に於いてのみ形成されるので本半線体装置の歩 留を低下することは無い。一方、非メモリ領域で ある周辺領域に於いてはメタル配稿のレイアウト は複雑な構成を有するものであるからこの様な残 存メタルが形成されると言う事は望ましいことで はない。前述した如く、本発明に於いては非メモ

特開昭59-74677(9)

リ領域である周辺領域に於いては残存メタルが発生されることは皆無である。第17図には、第1ポリシリコン圏をエッチングして切断部28を形成し同一のゲート電極(ワード線)33の下方に形成されるべきフローティングゲート26を互いに分鍵しており、且つこの様な切断部28を形成することにより、フィールド酸化膜22と拡散領域37との接続部が顕留を受け損留部40に残存メタルが形成される状態を示してある。

くその反対の 羽電型の ものを使用することも可能である。又、上述した実施例は基板に基板の 沿電型と反対の 羽電型の 不純物で 构成したウエルを有する 場合に付いて説明したが、 基板にウエルを設けることは本発明の実施上必ずしも必要なものではない。

4. 図面の簡単な説明

第1回回はは、
ののでは、
のの

以上、本発明の具体的构成に付いて詳細に説明したが、本発明はこれら具体例に限定されるべきものでは無く、本発明の技術的範囲を逸脱すること無しに極々の変形が可能である事は勿論である。例えば半導体物質及び不純物の導電型は上述した実施例の特定のものに限定されるべきものではな

である。

(符号の説明)

21: 半退休基板

22 : フィールド酸化膜

23 : デバイス領域

25 第1 絶縁層 (ゲート酸化膜)

26 : 第1ポリシリコン暦

30 : 第2 艳稜麿

32: 周口

33 : 第2ポリシリコン暦

33 ": 貧通導体


40 : 残存メタル

28: 切断部

37 : 拡散領域


特許出願人 株式会社 リコー

て理人 小一根 正




23b

第12 図



第16 图



第 15 図

